Ostoskori (0)
Huom! Käyttökatkos 1.6.2025
Huom! Tietosuojaselostetta on taas päivitetty Lue lisää
Standardi

IEEE 62530-2007

Enums.Sd.Shared.Models.DocumentStatus.Revised

Standardista on uudempi painos: IEEE 62530-2011

Esikatsele

Lisää mahdolliset korjaukset ja lisäykset ostoskoriin alta.

Kieli
Toimitustavat

Soveltamisala

New IEEE Standard - Superseded. This standard provides a set of extensions to the IEEE 1364™ Verilog® hardware description language (HDL) to aid in the creation and verification of abstract architectural level models. It also includes design specification methods, embedded assertions language, testbench language including coverage and an assertions application programming interface (API), and a direct programming interface (DPI). This standard enables a productivity boost in design and validation and covers design, simulation, validation, and formal assertion-based verification flows.

Julkaisun tiedot

  • Standardi julkaisijalta IEEE/IEC
  • Julkaistu:
  • Julkaisutyyppi: IS
  • products.specs.pages
  • Publisher IEEE/IEC
  • Distributor IEEE/IEC
  • ICS 25.040
  • ICS 35.060
  • Tekninen komitea IEEE Computer Society / Design Automation