Ostoskori (0)
Huom! Käyttökatkos 1.6.2025
Huom! Tietosuojaselostetta on taas päivitetty Lue lisää
Standardi

IEEE 1800.2-2017

Enums.Sd.Shared.Models.DocumentStatus.Revised

Standardista on uudempi painos: IEEE 1800.2-2020

Esikatsele

Lisää mahdolliset korjaukset ja lisäykset ostoskoriin alta.

Kieli
Toimitustavat

Soveltamisala

New IEEE Standard - Superseded. The Universal Verification Methodology (UVM) that can improve interoperability, reduce the cost of using intellectual property (IP) for new projects or electronic design automation (EDA) tools, and make it easier to reuse verification components is provided. Overall, using this standard will lower verification costs and improve design quality throughout the industry. The primary audiences for this standard are the implementors of the UVM base class library, the implementors of tools supporting the UVM base class library, and the users of the UVM base class library.

Julkaisun tiedot

  • Standardi julkaisijalta IEEE
  • Julkaistu:
  • Julkaisutyyppi: IS
  • products.specs.pages
  • Publisher IEEE
  • Distributor IEEE
  • ICS 35.060
  • Tekninen komitea IEEE Computer Society / Design Automation

Sidokset